1. Pemrosesan
Berfungsi untuk mengendalikan operasi
komputer dan melakukan fungsi pemrosesan data.
Pemroses melakukan operasi logika dan
mengelola aliran data dengan membaca instruksi dari memori dan mengeksekusinya.
Langkah kerja pemroses :
- ·
Mengambil instruksi
biner dari memori
- ·
Mendekode
instruksi menjadi aksi sederhana
3 Tipe operasi komputer :
Operasi aritmatika (ADD, SUBSTRACT, MULTIPLY,
DIVIDE)
Operasi
logika (OR, AND, XOR, INVERTION)
Operasi pengendalian (LOOP, JUMP)
Pemroses terdiri dari :
- ALU
(Aritmatic Logic Unit), berfungsi untuk melakukan operasi aritmatika dan logika
- CU (Control
Unit), berfungsi untuk mengendalikan operasi yang dilaksanakan sistem komputer.
- Register-register,
berfungsi untuk :
o
Membantu
pelaksanaan operasi yang dilakukan pemroses
o
Sebagai
memori yang bekerja secara cepat, biasanya untuk tempat operand-operand dari
operasi yang akan dilakukan.
o
Terbagi
menjadi register data dan register alamat.
o
Register
data terdiri dari general dan special purpose register.
o
Register
alamat berisi :
§
Alamat data
di memori utama
§
Alamat
instruksi
§
Alamat untuk
perhitungan alamat lengkap
§
Contoh :
register indeks, register penunjuk segmen, register penunjuk stack, register
penanda (flag)
Pemroses melakukan tugasnya dengan
mengeksekusi instruksi-instruksi di program dengan mekanisme instruksi sebagai
berikut :.
§
Pemroses
membaca instruksi dari memori (fetch)
§
Pemroses
mengeksekusi instruksi (execute)
Eksekusi program berisi pengulangan fetch dan
execute. Pemrosesan satu instruksi disebut satu siklus instruksi (instruction
cycle).
2. Memori
Berfungsi untuk menyimpan data dan program
Biasanya volatile, tidak dapat mempertahankan
data dan program yang disimpan bila sumber daya energi (listrik) dihentikan.
Konsep program tersimpan (stored program
concept), yaitu program (kumpulan instruksi) yang disimpan di suatu tempat
(memori) dimana kemudian instruksi tersebut dieksekusi.
Setiap kali pemroses melakukan eksekusi,
pemroses harus membaca instruksi dari memori utama. Agar eksekusi dilakukan secara
cepat maka harus diusahakan instruksi tersedia di memori pada lapisan
berkecepatan akses lebih tinggi. Kecepatan eksekusi ini akan meningkatkan
kinerja sistem.
Hirarki memori berdasarkan kecepatan akses :
- Cache memory ; Memori berkapasitas terbatas, berkecepatan
tinggi yang lebih mahal dibanding memori utama. Cache memory adalah diantara
memori utama dan register, sehingga pemroses tidak langsung mengacu memori
utama tetapi di cache memory yang kecepatan aksesnya lebih tinggi.
- Disk cache (buffering) ; Bagian memori utama untuk menampung data
yang akan ditransfer dari/ke perangkat masukan/keluaran dan penyimpan sekunder.
Buffering dapat mengurangi frekuensi pengaksesan dari/ke perangkat
masukan/keluaran dan penyimpan sekunder sehingga meningkatkan kinerja sistem.
- Magnetic tape, optical disk (paling lambat)
3. Perangkat
Masukan dan Keluaran (I/O)
Adalah perangkat nyata yang dikendalikan chip
controller di board sistem atau card.
Controller dihubungkan dengan pemroses dan
komponen lainnya melalui bus.
Controller mempunyai register-register untuk
pengendaliannya yang berisi status kendali.
Tiap controller dibuat agar dapat dialamati
secara individu oleh pemroses sehingga perangkat lunak device driver dapat
menulis ke register-registernya sehingga dapat mengendalikannya.
Sistem operasi lebih berkepentingan dengan
pengendali dibanding dengan perangkat fisik mekanis
Perangkat I/O juga memindahkan data antara
komputer dan lingkungan eksternal.
Lingkungan eksternal dapat diantarmuka
(interface) dengan beragam perangkat, seperti :
- Perangkat
penyimpan sekunder
4.
Interkoneksi antar Komponen
Adalah struktur dan mekanisme untuk
menghubungkan antar komponen dalam sistem komputer yang disebut bus.
Bus terdiri dari tiga macam, yaitu :
- Bus alamat (address bus) ; Berisi 16, 20, 24 jalur sinyal paralel
atau lebih. CPU mengirim alamat lokasi memori atau port yang ingin ditulis atau
dibaca di bus ini. Jumlah lokasi memori yang dapat dialamati ditentukan jumlah
jalur alamat. Jika CPU mempunyai N jalur alamat maka dapat mengalamati 2
pangkat N (2N) lokasi memori dan/atau port secara langsung.
- Bus data (data bus) ; Berisi 8, 16, 32 jalur sinyal paralel atau
lebih. Jalur-jalur data adalah dua arah (bidirectional). CPU dapat membaca dan
mengirim data dari/ke memori atau port. Banyak perangkat pada sistem yang
dihubungkan ke bus data tetapi hanya satu perangkat pada satu saat yang dapat
memakainya.
- Bus kendali (control bus); Berisi 4-10 jalur sinyal paralel. CPU
mengirim sinyal-sinyal pada bus kendali untuk memerintahkan memori atau port.
Sinyal bus kendali antara lain :
·
Memory read
; Untuk memerintahkan melakukan pembacaan dari memori.
·
Memory write
; Untuk memerintahkan melakukan penulisan ke memori.
·
I/O read ;
Untuk memerintahkan melakukan pembacaan dari port I/O.
·
I/O write ;
Untuk memerintahkan melakukan penulisan ke port I/O.
Mekanisme pembacaan ; Untuk membaca data
suatu lokasi memori, CPU mengirim alamat memori yang dikehendaki melalui bus
alamat kemudian mengirim sinyal memory read pada bus kendali. Sinyal tersebut
memerintahkan ke perangkat memori untuk mengeluarkan data pada lokasi tersebut
ke bus data agat dibaca CPU.
Interkoneksi antar komponen ini membentuk
satu sistem sendiri, seperti ISA (Industry Standard Architecture), EISA
(Extended ISA) dan PCI (Peripheral Component Interconnect).
Secara fisik interkoneksi antar komponen
berupa “perkawatan”.
Interkoneksi memerlukan tata cara atau aturan
komunikasi agar tidak kacau (chaos) sehingga mencapai tujuan yang diharapkan.
ELEMEN-ELEMEN RANCANGAN BUS
JENIS BUS
Saluran bus dapat dipisahkan menjadi dua tipe umum, yaitu
dedicated dan multiplexed. Suatu saluran bus didicated secara permanen diberi
sebuah fungsi atau subset fisik komponen-komponen komputer.
Sebagai contoh dedikasi fungsi adalah penggunaan alamat
dedicated terpisah dan saluran data, yang merupakan suatu
hal yang umum bagi
bus. Namun, hal ini bukanlah hal yang penting. Misalnya, alamat dan informasi
data dapat ditransmisikan melalui sejumlah salurah yang sama dengan menggunakan
saluran address valid control. Pada awal pemindahan data, alamat ditempatkan
pada bus dan address valid control diaktifkan. Pada saat ini, setiap modul
memilki periode waktu tertentu untuk menyalin alamat dan menentukan apakah
alamat tersebut merupakan modul beralamat. Kemudian alamat dihapus dari bus dan
koneksi bus yang sama digunakan untuk transfer data pembacaan atau penulisan
berikutnya. Metode penggunaan saluran yang sama untuk berbagai keperluan ini
dikenal sebagai time multiplexing.
Keuntungan time multiplexing adalah memerlukan saluran yang
lebih sedikit, yang menghemat ruang dan biaya. Kerugiannya adalah diperlukannya
rangkaian yang lebih kompleks di dalam setiap modul. Terdapat juga penurunan
kinerja yang cukup besar karena event-event tertentu yang menggunakan saluran
secara bersama-sama tidak dapat berfungsi secara paralel.
Dedikasi fisik berkaitan dengan penggunaan multiple bus,
yang masing-masing bus itu terhubung dengan hanya sebuah subset modul. Contoh
yang umum adalah penggunaan bus I/O untuk menginterkoneksi seluruh modul I/O,
kemudian bus ini dihubungkan dengan bus utama melalui sejenis modul adapter
I/O. keuntungan yang utama dari dedikasi fisik adalah throughput yang tinggi,
harena hanya terjadi kemacetan lalu lintas data yang kecil. Kerugiannya adalah
meningkatnya ukuran dan biaya sistem.
METODE ARBITRASI
Di dalam semua sistem keculai sistem yang paling sederhana,
lebih dari satu modul diperlukan untuk mengontrol bus. Misalnya, sebuah modul
I/O mungkin diperlukan untuk membaca atau menulis secara langsung ke memori,
dengan tanpa mengirimkan data ke CPU. Karena pada satu saat hanya sebuah unit
yang akan berhasil mentransmisikan data melalui bus, maka diperlukan beberapa
metodi arbitrasi. Bermacam-macam metode secara garis besarnya dapat digolongkan
sebagi metode tersentraslisasi dan metode terdistribusi. Pada metode
tersentralisasi, sebuah perangkat hardware, yang dikenal sebagai pengontrol bus
atau arbitrer, bertanggung jawab atas alokasi waktu pada bus. Mungkin perangkat
berbentuk modul atau bagian CPU yang terpisah. Pada metode terdistribusi, tidak
terdapat pengontrol sentral. Melainkan, setiap modul terdiri dari access
control logic dan modul-modul bekerja sama untuk memakai bus bersama-sama.
Pada kedua metode arbitrasi, tujuannya adalah untuk menugaskan sebuah
perangkat, baik CPU atau modul I/O, bertindak sebagai master. Kemudian master
dapat memulai transfer data (misalnya, membaca atau menulis) dengan menggunakan
perangkat-perangkat lainnya, yang bekerja sebagai slave bagi pertukaran data
yang khusus ini.
TIMING
Timing berkaitan dengan bagaimana terjadinya event yang
dikoordinasikan pada bus. Dengan timing yang synchronous, terjadinya event pada
bus ditentukan oleh sebuah pewaktu (clock). Bus meliputi sebuah saluran, waktu
tempat pewaktu mentrasmisikan rangkaian bilangan 1 dan 0 dalam durasi yang
sama. Sebuah transmisi 1-0 dikenal sebagai siklus waktu atau siklus bus dan
menentukan bersarnya slot waktu. Semua perangkat lainnya pada bus dapat membaca
saluran waktu dan semua event dimulai pada awal siklus waktu. Gambar
di samping menujukkan diagram penentuan bagi operasi pembacaan sinkron.
Sinyal-sinyal bus lainnya dapat berubah pada ujung muka sinyal waktu dengan
diikuti sedikit reaksi delay. Sebagian besar event mengisi suatu siklus waktu.
Di dalam contoh sederhanya ini, CPU mengeluarkan sinyal baca dan menempatkan
alamat memori pada bus alamat. CPU juga mengeluarkan sinyal awal untuk menandai
keberadaan alamat dan informasi kontrol pada bus. Modul memori mengetahui
alamat itu, dan setelah delay 1 siklus menempatkan data dan sinyal balasan pada
bus.
Sedangkan pada timing asinkron, terjadinya sebuah event pada
bus mengikuti dan tergantung pada event sebelumnya. Dalam contoh gambar di
atas, CPU menempatkan alamat dan membaca sinyal pada bus. Setelah berhenti
untuk memberi kesempatan sinyal ini menjadi stabil, CPU mengeluarkan sinyal
MSYN (master syn) yang menandakan keberadaan alamat yang valid dan sinyal kontrol.
Modul memori memberikan respons dengan data dan sinyal SSYN (slave syn) yang
menunjukkan respon.
Timing sinkron lebih mudah untuk diimplementasikan dan
diuji. Namun timing ini kurang fleskibel dibandingkan dengan timing asinkron.
Karena semua perangkat pada bus sinkron terkait dengan kelajuan pewaktu yang
tetap, maka sistem tidak dapat memanfaatkan peningkata kinerja. Dengan
menggunakan timing asinkron, campuran antara perangkat yang lamban dan cepat,
baik dengan menggunakan teknologi lama maupun baru, dapat menggunakan bus
secara bersama-sama.
LEBAR BUS
Lebar bus dinyatakan dengan satuan bit dan kecepatan bus
dinyatakan dalam satuan MHz Lebar bus data dapat mempengaruhi kinerja
sistem. Semakin lebar bus data, semakin besar bit yang dapat ditransferkan pada
suatu saat. Lebar bus alamat mempunyai pengaruh pada kapasistas sitem. Semakin
lebar bus alamat, semakin besar pula range lokasi yang dapat direferensi.
JENIS TRANSFER DATA
Suatu bus mendukung bermacam-macam transfer data. Semua bus
mendukung transfer baca (master ke slave) dan transfer tulis (slave ke master).
Pada semua multiplexed address/data bus, pertama-tama bus digunakan untuk
menspesifikasikan alamat dan kemudian untuk melakukan transfer data. Untuk
operasi baca, biasanya terdapat waktu tunggu pada saat data sedang diambil dari
slave untuk ditaruh pasda bus. Baik bagi operasi baca maupun tulis, mungkin
juga terdapt delay bila hal itu diperlukan untuk melalui arbitrasi agar
mendapatkan kontrol bus untuk sisa operasi (yaitu, mengambil alih
bus untuk melakukan request baca atau tulis, kemudian mengambil alih lagi bus
untuk membentuk operasi vaca atau tulis.
Pada alamat dedicated dan bus-bus data, alamat ditaruh ada
bus alamat dan tetap berada di sana selama data tersimpan pada bus data. Bagi
operasi tulis, master menaruh data pada bus data begitu alamat telah staabil
dan slave telah mempunyai kesempatan untuk mengetahui alamatnya. Bagi operasi
baca, slave menaruh data pada bus dan begitu slave mengetahui alamtnya dan
telah mengambil data.
Terdapat pula beberapa kombinasi operasi yang diizinkan oleh
sebagian bus. Suatu operasi baca-modifikasi-tulis merupakan sebuah oerasi baca
yang diikuti oleh operasi tulis ke alamat yang sama. Alamat hanya di-broadcast
satu kali saja pada awal operasi. Baiasanya urutan operasi secara keseluruhan
tidak dapat dibagi-bagi untuk menjaga setiap akses ke element data oleh
master-master bus lainnya. Tujuan utama dari kemampuan ini adalah untuk
melindungi sumber daya memori yang dapat dipakai bersama di dalam sistem
multiprogramming.
Operasi read-after-write merupakan operasi yang tidak dapat
dibagi-bagi yang berisi operasi tulis yang diikuti oleh operasi baca dari
alamat yang sama. Operasi baca dibentuk untuk tujuan pemeriksaan.
Sebagian sistem bus juga mendukung transfer data blok. Dalam
hal ini, sebuah siklus alamat diikuti oleh dan siklus data. Butir data pertama
ditransfer ke almat tertentu atau ditransfer dari alamat tertentu. Butir-butir
data lainnya ditransfer ke alamat berikutnya atau ditransfer dari alamat
sebelumnya.
sumber :
